澳门威尼斯人娱乐场-Venetian Macao Casino(访问: hash.cyou 领取999USDT）

　　根据贵所《关于北京华峰测控技术股份有限公司向不特定对象发行可转换公司债券申请文件的审核问询函》（上证科审（再融资）〔2025〕50号）（以下简称“审核问询函”）要求，中国国际金融股份有限公司（以下简称“保荐机构”或“保荐人”）会同北京华峰测控技术股份有限公司（以下简称“公司”、“华峰测控”或“发行人”）及大信会计师事务所（特殊普通合伙）（以下简称“会计师”或“申报会计师”）、北京德和衡律师事务所（以下简称“律师”或“发行人律师”）等中介机构，按照贵所的要求对审核问询函中提出的问题进行了认真研究，现逐条进行说明，请予审核。

　　请发行人说明：（1）本次两个募投项目与公司现有业务，以及两个募投项目之间的区别与联系，结合行业发展情况、公司经营规划、开发 ASIC芯片测试系统及 SoC测试系统的考虑等，说明实施本次募投项目的必要性；（2）“基于自研 ASIC芯片测试系统的研发创新项目”的具体研发内容、目前研发进展及后续安排，与前次募投项目“科研创新项目”的区别与联系，并结合公司研发模式、人才及技术储备、研发难点的攻克情况、客户验证情况（如有）等，说明实施本次募投项目的可行性；（3）“高端 SoC测试系统制造中心建设项目”的具体建设内容，与前次募投项目“集成电路先进测试设备产业化基地建设项目”的区别与联系，是否存在重复性建设，是否属于新产品，是否符合投向主业的要求；（4）结合 SoC测试系统的市场空间、竞争格局、公司竞争优劣势、同行业公司扩产情况、公司客户储备及意向订单或潜在订单等情况，说明本次募投项目新增产能消化的合理性；（5）本次募投项目用地是否均已取得，新增租赁办公楼是否存在不确定性。

　　公司于 2025年 6月 9日召开第三届董事会第十二次会议、第三届监事会第十二次会议，对本次发行方案中的发行数量、发行规模和募集资金用途进行调整，基于谨慎性考虑，募集资金总额由 100,000.00万元（含 100,000.00万元）调整至 74,947.51万元（含74,947.51万元），扣除发行费用后的募集资金净额将用于“基于自研 ASIC芯片测试系统的研发创新项目”，本次可转债不再将“高端 SoC测试系统制造中心建设项目”作为募投项目，后续公司拟以自有或自筹资金投入。

　　就测试系统的应用场景和测试对象而言，相对于模拟、混合和功率集成电路，应用于人工智能、云计算、大数据和物联网等领域的高端 SoC芯片具有更高的集成度、更复杂的异构计算架构，测试复杂度更高，仅靠 STS8200、STS8300产品现搭载的通用芯片已无法实现测试要求，故 STS8600需搭载高集成度、高测试精度、具有高速处理能力和多通道并行处理能力、高可靠性和稳定性的 ASIC芯片以实现测试目的，因此 ASIC芯片是高端 SoC测试系统的核心组件，属于高端 SoC测试系统产业链上游。

　　公司现有业务不涉及芯片研发与生产，主要原因为目前已量产的STS8200、STS8300产品主要搭载 FPGA等通用芯片，国产化技术水平较为成熟，采购渠道较为广泛，无需公司自研或生产。但国内尚无针对 SoC领域测试的国产化成熟 ASIC量产芯片，主要依赖进口，受贸易摩擦、地缘政治、专利壁垒、全球供需波动等因素影响较大，具有不稳定性。ASIC芯片是研发、生产高端半导体测试系统的关键，国际半导体测试设备龙头企业泰瑞达、爱德万的主流产品均已搭载自研 ASIC芯片。因此，自研 ASIC芯片是国内厂商缩小和国际龙头企业差距、打破高端半导体测试系统海外垄断、提高公司竞争壁垒及自主可控能力、实现高端半导体测试设备国产化的关键，系公司向高端 SoC测试系统产业链上游的延伸。

　　“研发创新项目”完成后，公司将具备测试系统的核心 ASIC定义及架构设计能力，为后续高端 SoC测试系统国产化做好技术准备。ASIC芯片量产阶段拟由晶圆厂或代工厂负责，不涉及本次募投项目，且公司量产 ASIC芯片仅用于公司自产的基于国产化ASIC芯片的 STS8600系列产品，推进公司构建长期稳定和可靠的测试系统供应链，不涉及对外销售。“研发创新项目”将进一步提升公司高端 SoC测试系统的国产化水平，系公司为现有产品进行的技术迭代与储备，芯片研发与生产不会作为公司主营业务，该项目属于投向主业范畴，与公司发展战略一致。

　　近年来，为助力我国半导体产业蓬勃发展，增强其创新能力与国际竞争力，国家相继颁布了一系列激励政策，诸如《工业和信息化部等七部门关于推动未来产业创新发展的实施意见》（工信部联科〔2024〕12号）、《智能检测装备产业发展行动计划（2023—2025年）》、《中华人民共和国国民经济和社会发展第十四个五年规划和 2035年远景目标纲要》等政策，大力支持技术领先的半导体设备企业发展，将创新置于现代化建设全局的核心位置，把科技自立自强视作国家发展的战略支撑。

　　根据泰瑞达 2024财年报告披露的内部预测，预计 2024年 SoC测试系统市场规模为 46亿美元；根据爱德万 2024财年报告披露的内部预测，预计 2024年 SoC测试系统市场规模为 41亿美元。保守估计 SoC测试系统市场规模超过 40亿美元，即超过 280亿元。爱德万近三个财年在中国大陆市场的销售占比平均为 26.36%，假设中国大陆市场在全球 SoC测试系统市场占比 20-30%，则中国大陆的 SoC测试系统市场规模约 8-12亿美元，即 56-84亿元。

　　半导体测试系统是用于测试和验证半导体器件性能的复杂系统，需要多种类型的芯片来共同实现精确的测量、数据处理和控制功能。对高端测试系统来说，通用芯片已经无法满足其发展要求，例如在先进制程芯片测试中，需精准捕捉皮秒级信号变化和处理海量数据，通用芯片性能不足无法实现。ASIC芯片具备高集成度、高测试精度、高速处理能力和多通道并行处理能力、高可靠性和稳定性等技术优势，能够更好地满足 SoC测试系统在复杂场景下的多样化需求。在当前半导体行业快速发展的形势下，ASIC芯片已成为半导体测试系统更新迭代的必然选择，更是 SoC测试系统必备的核心组件。

　　目前国内高端 SoC芯片客户应用的测试系统主要为泰瑞达（美国企业）和爱德万（日本企业）进口产品，存在由于地缘政治等因素、无法采购境外测试系统的可能。本次募投项目形成的基于国产化 ASIC芯片的高端 SoC测试系统（即基于国产化 ASIC芯片的 STS8600系列产品）对标爱德万和泰瑞达 SoC测试系统，具备高端 SoC芯片测试能力，在半导体行业迫切的自主可控需求下，国产化测试系统将具有广阔的市场空间和商业化前景。

　　打造国产供应链的半导体测试系统，有助于提升国内半导体产业的自主可控能力，保障产业链安全。目前我国对半导体行业的自主可控需求迫切，特别是在“新基建”和“芯片自主”的背景下，研发自主可控的半导体测试系统已成为国家战略中的重要组成部分。提升国产测试系统的技术水平和市场份额，打破国外企业的垄断，实现测试系统的国产化，已成为我国半导体产业发展的迫切需求。因此，半导体测试设备供应链自主可控意义重大且影响深远，其关乎国家半导体产业的稳健安全，自主可控的供应链，不仅能确保设备的稳定供应，还可有效抵御国外技术封锁，使企业得以按自身节奏实现技术升级与产品研发。

　　“研发创新项目”共分为两个阶段 10个子项目，第一阶段为形成核心技术自主可控的 ASIC项目（以下简称“ASIC项目”），第二阶段为打造基于 ASIC芯片的 STS8600国产化测试系统（以下简称“ATE项目”）。其中 ASIC项目中的 5个子项目可以并行开发；ATE项目是基于 ASIC项目的开发成果在公司现有基础上进行改版开发，实现ASIC芯片的应用，因此 ATE项目中的 5个子项目需在 ASIC项目中芯片项目的设计阶段基本完成后开始开发。

　　前次“科研创新项目”主要聚焦于半导体自动化测试系统的通用性模块开发，如高速数字通道、液体冷却、接口测试、热管理等，为基于已有的半导体自动化测试系统产品，进行的模块升级优化研发，其核心目标是在保证系统兼容性和稳定性的前提下，提升测试效率、精度或扩展功能等，适用于公司各类半导体自动化测试系统产品。本次“研发创新项目”则首次聚焦于 ASIC芯片级别的底层控制器件自主设计，形成半导体自动化测试系统的核心 ASIC定义及架构设计能力，为后续高端 SoC测试系统国产化做好技术准备，将公司的自主可控能力延伸至核心 ASIC环节，从而减少对外部专用芯片供应商资源的依赖，打造全新一代基于自研 ASIC芯片的 STS8600国产化测试系统。

　　在此基础上，ASIC芯片集成了外部采购的现有成熟 IP、特殊工艺 IP，以及通过外部设计服务公司初步交付、并经公司深度优化与加工后形成的定制 IP，从而实现功能的全面覆盖与性能的提升。其中，核心算法、系统架构、关键版图、应用线路、控制程序、以及外部设计服务公司设计并经公司深加工后完成的定制 IP，其知识产权全部归公司所有；而外部采购的成熟 IP和特殊工艺 IP的知识产权则归属于各自的提供方，不纳入公司所有权范畴。外部采购 IP均不涉及境外采购。

　　芯片研发环节包括立项阶段、概念阶段、策划阶段、芯片概要设计阶段、开发实施阶段、初样验证阶段。公司、委外合作方、设计服务合作方承担的工作内容分工如下： 1）立项阶段：公司与合作方共同确认项目细节，公司项目经理对整体项目进行把控，技术规格由公司内部人员制定并最终确认，项目周期和财务预算则由双方协商决定； 2）概念阶段：研发工作整体由公司主导，核心内容如组织需求分析、芯片需求分析、业务分析和知识产权分析均由内部团队独立完成，其余具体实施以及落实环节则由委外合作方执行；

　　半导体测试系统行业作为技术密集型产业，技术人员的知识背景、研发能力及工艺经验积累至关重要。一直以来，公司高度重视人才的培养，公司制定了全面的内部培训计划，通过定期的培训课程和实践项目，提升员工的专业技能和综合素质；并与多所高校和科研机构合作，建立实习基地和联合实验室，培养了一批高素质的科研人才。截至2024年 12月 31日，公司拥有核心技术人员及研发人员共 379人，占公司员工总数的48.59%。

　　具体而言，公司副总经理居宁先后在复旦微电子、思瑞浦微电子等公司担任研发工程师、产品经理等职位，2019年 3月获复旦大学集成电路设计与制造方向工程硕士学位。2020年 10月至 2023年 2月，任公司副总工程师；2023年 3月至今，任公司副总经理。此外，公司研发团队部分工程师具备 8年以上 SoC芯片和 RFID芯片设计、ARM总线架构和低功耗设计、DPS板卡设计及芯片定制、高速数字板卡设计等经验，主导开发多款量产芯片，具备一定的技术经验。

　　多年的研发投入和技术迭代，公司目前在模拟及数模混合类、功率类、SoC类集成电路自动化测试系统领域已掌握十四项核心技术，均应用于公司主营业务，包括 V/I源、精密电压电流测量、高速数字波形发生与采集、射频及混合器件测试、存储器件测试、宽禁带半导体测试和智能功率模块测试等。同时也建立了一套行之有效的研发体系，具备长期持续的研发投入能力。截至 2024年 12月 31日，公司已获得授权且尚在有效期内的专利共 210项，其中包括 46项发明专利、146项实用新型专利和 18项外观设计专利。

　　该项目中，公司主要负责系统层面的需求定义与设计、关键功能模块指标提取以及系统功能验证，合作方负责底层电路实现和工艺适配。公司依托近 30年在精密电压电流源系统设计方面的技术积累，主导完成了高压低温漂精密排阻芯片的技术规格定义、性能指标提取及典型应用拓扑设计，联合国内头部模拟芯片设计公司完成器件设计与流片验证。该款芯片研发合作模式与本次 ASIC项目的合作模式高度一致。公司在 ASIC项目中同样承担系统指标定义、系统功能设计、关键功能模块设计与整体性能验证工作，合作方负责底层逻辑设计与流片实现。通过分工明确、协同开发的方式，可有效保障芯片设计与 ATE系统需求精准匹配，降低项目技术风险，提高研发效率。

　　上述芯片定制合作项目所涉及的薄膜工艺建模、寄生参数优化、系统级指标验证等技术环节，与本次 ASIC项目中部分模拟前端、高精度通道设计、高压输出模块有明显的技术延续性与迁移性，为 ASIC芯片研发提供了实用的工艺经验和设计优化策略，显著提升项目整体可控性和成功率。上述项目的顺利实施推动公司逐步掌握芯片从需求定义到产品流片及系统验证的全流程，为公司 ASIC芯片研发提供了可直接借鉴的开发模式与协作机制。虽然公司先前定制芯片与当前 ASIC芯片在系统复杂度、功能集成度方面存在差异，但其在设计流程控制、规范制定方法、系统级验证机制、与合作方的分工配合方面具有高度一致性，为公司后续开展 ASIC项目奠定了坚实基础。

　　ASIC芯片设计涵盖了整个集 成电路定义、设计与制造的 全部流程，由于复杂 ASIC电 路规模巨大，一般会将公用 性较强的通用接口或电路模 块作为 IP，如 DDR（存储接 口）、SerDes（高速通讯接口）、 MCU Core（通用控制器）等， 以达到项目间复用的目的， 由芯片设计公司将成熟的 IP 授权给需要的集成电路企 业；与此同时，为了保障集 成电路企业的核心知识产 权，系统控制、系统核心计 算模块多为自有团队进行设 计。将二者融合得到满足用 户功能的 ASIC芯片

　　ATE性能体现在客户量产 时被测器件的产出效率， 而这一效率由测试系统的 软硬件协同设计共同决 定。其中，系统架构设计 是顶层设计中最关键的部 分； 系统架构设计主要包含软 件与控制器芯片的通讯数 据包（涵盖系统数据结构、 报文结构）。控制器芯片 在过去的设计中通常使用 FPGA完成。一台成熟的 数字 SoC测试系统，一般 包含上千个控制节点，其 软件调度效率、系统控制 与通讯带宽直接影响ATE 产出效率

　　公司已充分评估本次募投项目所涉及的研发难点，并在结合现有技术储备和经验的基础上制定了针对性的方案和措施。由公司主要负责的芯片核心算法、系统架构、整体版图设计以及应用线路等关键环节，公司现有技术与本次研发技术具有共通性，可以迁移至本次研发项目上；针对特殊模拟工艺（锗硅）、国产化生态协同与供应链管理等合作方主要面临的研发难点，公司已开展充分调研，具备“技术迁移+产业协同+风险分散”的综合解决策略，无论是技术难点还是产业链配套，公司均已制定可落地的解决方案，确保本次项目按计划推进。

　　2024年 8月 26日及 2024年 9月 12日，公司第三届董事会第六次会议和第三届监事会第六次会议、公司 2024年第二次临时股东大会，分别审议通过了《关于使用部分超募资金增加募投项目投资额的议案》，随着公司业务规模的扩大、人员规模的增长及对未来长远发展的考虑，为更有效地使用募集资金，提升募投项目产品技术竞争力，增强公司在行业内的综合竞争力，综合考虑当前募投项目的建设要求、资金使用计划、项目实施进度、募集资金使用情况等因素，公司拟使用超募资金 28,796.14万元增加募投项目“科研创新项目”的投资金额。截至 2024年 12月 31日，公司“科研创新项目”原承诺投资资金为 24,410.32万元，实际使用金额 25,356.77万元，原承诺投资资金已使用完毕。

　　第一，半导体测试系统涉及精密测量、高速信号处理等，技术攻关难度大，部分研发项目在试制阶段需持续改进优化，以确保最终产品的市场竞争力；第二，测试系统的可靠性要求极高，往往需要经历长时间的环境测试、稳定性验证和客户应用验证；第三，随着公司产品的不断更新迭代，公司在原有技术基础上，基于新的测试平台持续进行迭代开发与技术升级，将已运用在 STS8200和 STS8300产品上的技术，更新迭代至STS8600产品。因此“科研创新项目”的研发周期较长，目前研发进展符合预期。

　　2021年 3月 8日，公司召开 2021年第一次临时股东大会，审议通过了《关于使用部分募集资金和部分超募资金购买房产用于北京研发中心建设的议案》，根据公司的发展规划及实际生产经营需要，同意公司使用 1.5亿元募集资金和 1.5亿元超募资金购买位于北京市海淀区中创芯中心项目中的第 5号楼 101、102、103号的房产用于北京研发中心建设。增加超募资金 15,000.00万元后，“集成电路先进测试设备产业化基地建设项目”承诺投资总额由 65,589.68万元增加至 80,589.68万元。

　　截至 2023年 3月 31日，“集成电路先进测试设备产业化基地建设项目”累计投入金额 68,829.93万元，其中已支付金额 65,930.44万元，尚未支付金额 2,899.50万元。2023年 4月 25日，公司召开第二届董事会第十八次会议、第二届监事会第十六次会议，审议通过了《关于部分募投项目结项并将节余募集资金永久补充流动资金的议案》，同意公司将“集成电路先进测试设备产业化基地建设项目”予以结项。用于永久补充公司流动资金的“集成电路先进测试设备产业化基地建设项目”的节余募集资金 11,759.75万元，利息收入 2,834.32万元，共计从募集资金账户转出用于永久补充公司流动资金的金额为 14,594.06万元。永久补充流动资金后，公司主要用于支付销售费用、管理费用、人员工资等日常生产经营活动。

　　2024年 9月 12日，公司召开 2024年第二次临时股东大会，审议通过了《关于使用部分超募资金增加募投项目投资额的议案》，随着公司业务规模的扩大、人员规模的增长及对未来长远发展的考虑，为更有效地使用募集资金，提升募投项目产品技术竞争力，增强公司在行业内的综合竞争力，综合考虑当前募投项目的建设要求、资金使用计划、项目实施进度、募集资金使用情况等因素，公司拟使用超募资金 28,796.14万元增加募投项目“科研创新项目”的投资金额，“科研创新项目”承诺投资总额由24,410.32万元增加至 53,206.46万元。

　　根据申报材料，1）发行人本次向不特定对象发行可转换公司债券拟募集资金总额不超过 100,000.00万元（含），拟用于基于自研 ASIC芯片测试系统的研发创新项目、高端 SoC测试系统制造中心建设项目；2）公司符合“轻资产、高研发投入”企业的认定标准；3）报告期末，发行人货币资金余额为 208,964.94万元；4）报告期各期末，发行人资产负债率分别为 6.92%、3.88%、6.24%；5）基于自研 ASIC芯片测试系统的研发创新项目不直接生产产品，不直接产生经济效益；高端 SoC测试系统制造中心建设项目的内部收益率为 18.21%（所得税后），投资回收期为 9.31年（所得税后，含建设期 4年）。

　　请发行人说明：（1）募投项目各项投资支出的具体构成、测算过程及测算依据，相关测算依据与公司同类项目及同行业公司可比项目的对比情况；（2）结合“轻资产、高研发投入”的相关指标要求，说明本次募投非资本性支出占比情况，非资本性支出超过募集资金总额 30%的部分是否用于主营业务相关的研发投入；（3）结合资金缺口、资产负债率、同行业可比公司等情况，说明在货币资金余额较高、资产负债率较低的情况本次融资的必要性、融资规模测算的合理性；（4）结合公司历史效益、同行业可比公司情况等，说明高端 SoC测试系统制造中心建设项目产品单价、数量、成本费用、毛利率、产能爬坡、产销率等关键指标的测算依据，新增折旧摊销及项目建设的成本费用对公司业绩的影响，本次效益测算是否谨慎、合理。